

PATENT ABSTRACTS OF JAPAN

(11) Publication number: 2002140889 A

(43) Date of publication of application: 17.05.02

(51) Int. CI

G11C 11/15

G11C 11/14 H01F 10/16 H01L 27/105

H01L 43/08

(21) Application number; 2000334492

(22) Date of filing: 01.11.00

(71) Applicant: CANON INC

(72) Inventor: HIRAI MASAHIKO

(54) FERROMAGNETIC MEMORY AND ITS INFORMATION REPRODUCING METHOD


(57) Abstract:

PROBLEM TO BE SOLVED: To provide a memory structure of which cells area is small in a 1T1R type MRAM and in which stored information can be detected stably and its reproducing method.

SOLUTION: This ferromagnetic memory is provided with bit lines BL1-3, variable resistors (r) 11-13, 21-23, 31-33 which can select an electric resistance value by selecting the direction of magnetization ferromagnetic body, field effect transistors T11-13, 21-23, 31-33 connected to the variable resistors, and sense amplifiers SA1-SA3 connected to the prescribed bit lines and detecting a signal of a bit line after and before the direction of magnetization of the ferromagnetic body is reversed at the time of read-out operation. At the time of its read-out operation, an electric resistance value of the variable resistor (r) is obtained, held and the direction of magnetization of the ferromagnetic body of a soft layer is reversed, after that, an electric resistance value is obtained again, and information stored in a hard layer is discriminated from a result in which the held electric resistance value is compared with an electric resistance

value after reversing of the direction of magnetization by sense amplifiers SA.

COPYRIGHT: (C)2002,JPO



(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出額公開番号 特開2002-140889

(P2002-140889A) (43)公開日 平成14年5月17日(2002.5.17)

(51) Int CL' G 1 1 C		識別記号	F I G11C	11/15	Ť.	-73~}*(参考) 5E049 5F083
	11/14			,	E	
Н01F Н01L			H01F H01L 審查請求 未請求 銷	43/08	Z DL (全 10 頁)	最終質に続く

(21)出顧番号 特顯2000-334492(P2000-334492)

(22)出顧日 平成12年11月1日(2000.11.1)

(71)出聞人 000001007

キャノン株式会社 東京都大田区下丸子3丁目30番2号

(72) 発明者 平井 国彦

東京都大田区下丸子3丁目30番2号 キヤ

ノン株式会社内

(74)代理人 100088328

弁理士 金田 暢之 (外2名) Fターム(参考) 5E049 AA01 AA04 AC05 BA06 CB02

アターム(参考) 5EU49 AAU1 AAU4 ACU3 BAU4 GU3 DB02 DB12

5F083 FZ10 JA39 JA40 WA06 WA19


NAO1 NAO8

(54) 【発明の名称】 強磁性体メモリおよびその情報再生方法

(57) 【要約】

【課題】 1丁1R型MRAMにおいてセル面積が小さ く、かつ、配億した情報を安定的に検出できるメモリ構 造およびその再生方法を提供する。

【解決手段】 ビット線BL1~3と、強磁性体の磁化の方向を選択することで電気抵抗値を選択可能な可要抵抗器 「1~13、21~23、31~33と、可要抵抗器に接続された電界効果型トランジスタ下11~1 3、21~23、31~33と、所定のビット線に接続され読み出し動作時に強磁性体の磁化方向が反転する前後のビット線の倡号を検知するセンスアンプSA1~3とを備えた強磁性体メモリの読み出し動作時、可要抵性がの磁化方向を反転させ、その後再び電気抵抗値を取得し、保持された電気抵抗値と磁化方向が反転した後の電気抵抗値を正くなの電気抵抗値を正くなの電気抵抗値を取けた結果からハード層に記憶された情報を判別する。



【特許請求の範囲】

【請求項1】 磁性体からなり、磁化の向きにより情報 を記憶するハード層、非磁性層、前記ハード層より保磁 力が小さな磁性体からなるソフト層を有する可変抵抗器 を備えた強磁性体メモリからの情報再生方法において、 先ず、前記ソフト層を初期化すると共に前記可変抵抗器 の抵抗値を検出、保持し、

1

次いで、前記ソフト層の磁化を反転させ、

そのとき検出された前記可変抵抗器の抵抗値と前記保持 しておいた抵抗値とを比較し、抵抗値の増減により前記 ハード層に記憶された情報を再生する情報再生方法。

【請求項2】 前記非磁性層は、絶縁体である請求項1 に記憶の情報再生方法。

【請求項3】 前記非磁性層は、導電体である請求項1 の情報再生方法。

【請求項4】 前記磁性体は膜面に対し垂直な磁化を持 つ請求項1に記載の情報再生方法。

【請求項5】 前記磁性体は膜面に水平な磁化を持つ請 東項1に記載の情報再生方法。

【請求項6】 磁性体からなり、磁化の向きにより情報 20 を記憶するハード層、非磁性層、前記ハード層より保磁 力が小さな磁性体からなるソフト層を有する可変抵抗器

٤, 前記ソフト層の磁化を初期化し、また、初期化状態から 反転させる磁界発生手段と、

前記初期化状態における抵抗値を保持する保持回路と、 前配反転後の前配可変抵抗器の抵抗値と前記保持回路に 保持された抵抗値とを比較し、再生信号を出力する信号 検出回路とを有することを特徴とする強磁性体メモリ。 【請求項7】 互いに平行な複数のビット線と、互いに 30 平行で前記ピット線に直交する複数のワード線と、半導 体基板上に形成され制御端子が近接する前記ワード線に 接続され、一方の端子が接地されたスイッチング素子と

前記可変抵抗器と前記スイッチング素子は前記ビット線 と前記ワード線の各交点に対応して設けられ、

前記可変抵抗器の一方の端子は前記スイッチング素子の 他方の端子に接続され、他方の端子は近接する前記ピッ ト線に接続されていることを特徴とする請求項6記載の 強磁性体メモリ。

【請求項8】 前記信号検出回路及び前記保持回路は前 記ピット線毎に設けられている請求項7記載の強磁性体

【請求項9】 前記信号検出回路はセンスアンプを含 み、前記センスアンプの2つの入力端子の一方に前記初 期化状態における前記ピット線の電位を入力し、他方に 前記反転後の前記ピット線の電位を入力し、前記2つの 入力端子の電位を比較することで前記情報を検出する請 求項8記載の強磁性体メモリ。

記センスアンプの2つの入力端子のうちの少なくとも前 記初期化状態における前記ピット線の電位が入力される 方と接地電位との間に設けられている請求項9記載の強 磁件体メモリ。

【請求項11】 前記センスアンプの他方の入力端子と 設置電位との間にもコンデンサが設けられている請求項 10記載の強磁性体メモリ。

【請求項12】 前記コンデンサの容量は、前記センス アンプの配線の寄生容量より大きい、請求項10或は1 1 記載の強磁性体メモリ。

【請求項13】 前記スイッチング紫子は、電界効果ト ランジスタであり、ゲート端子を前配制御端子、ソース **幽子を前記スイッチング素子の一方の端子、ドレイン端** 子を前記スイッチング素子の他方の端子としている請求 項7記載の強磁性体メモリ。

【請求項14】 前記スイッチング寮子は薄膜トランジ スタである請求項7記載の強磁性体メモリ。

【請求項15】 前記半導体基板はシリコン単結晶基板 である請求項7記載の強磁性体メモリ。

【請求項16】 前記非磁性層は、絶縁体である請求項 6 記載の強磁性体メモリ。

【請求項17】 前記非磁性層は、導電体である請求項 6記載の強磁性体メモリ。

【請求項18】 前記磁性体は膜面に対し垂直な磁化を 持つ請求項6記載の強磁性体メモリ。

【請求項19】 前記磁性体は膜面に水平な磁化を持つ 請求項6記載の強磁性体メモリ。

【請求項20】 前記ワード線に平行に設けられた複数 の書き込み線を有し、前記磁界発生手段は前記書き込み 線に電流を流すことにより所望の前記可変抵抗器に対し て磁界を印加する請求項7記載の強磁性体メモリ。

【発明の詳細な説明】 [0001]

【発明の属する技術分野】本発明は、情報を記憶する記 憶メモリに関し、特に、強磁性体を用いた不揮発性メモ リに係るものである。

[0002]

【従来の技術】一般に、強磁性体は外部から印加された 磁場によって強磁性体内に発生した磁化が外部磁場を取 り除いた後にも残留する (これを残留磁化という) とい う特性を有している。また、強磁性体は磁化の方向や磁 化の有無などによってその電気抵抗が変化する。これは 磁気抵抗効果と呼ばれており、そのときの電気抵抗値の 変化率を磁気抵抗比(Magneto-Resista nce Ratio;MR比)という。磁気抵抗比が大 きい材料としては巨大磁気抵抗(GMR;Giant Magneto-Rsistance) 材料や超巨大磁 気抵抗 (CMR; Colossal Magneto-Resistance)材料があり、金属、合金、複合 【請求項10】 前記保持回路はコンデンサであり、前 50 酸化物などである。例えば、Fe、Ni、Co、Gd、

Tbおよびこれちの合金や、LaxSri-AMnOo、LaxCal-AMnOo、となるは-AMnOoなどの複合酸化物などの材料がある。 磁気抵抗材料の機の磁化を利用されば、磁化方向や磁化の有無により電気抵抗値を選択して情報を記憶する不御発性メモリを構成することができる。このような不揮発性メモリは磁気メモリ (MRAM; MagneticRandom Access Memory) と呼ばれている。

【0003】近年、開発が進められているMRAMの多くは、巨大磁気抵抗材料や頻磁性体の残留磁化で情報を 配億しており、磁化方向の違いによって生じる電気抵抗 値の変化を程圧に変換して配億した情報が読み出される 方式を採用している。また、雷込み用配線に電流を流して 誘起される磁場により強磁性体メモリセルの磁化方向 を変化させることで、メモリセルに情報を書き込み、ま た、その情報を書き換えることができる。

【0004】MRAMのセル構造やその駆動方法は、R.E.Scheuerlein (1998 Proc. of Int NonVolatile MemoryConf. P47)に示されている。そこでは、互いに交差した1対の雷込み線および1対の読み出し線を配したものや、互いに交差した1対の配線で審込み線と読み出し線を繰れた巨大磁気抵抗薄膜を含むメモリセルと、これに直列に接続されたダイオードからなるもの(マトリックス型)が提案されている。

[0005] また、特開平6-84347号公報におい て、互いに交差した1対の配線が書込み線と読み出し線 を兼ねており、セル選択用の電界効果型トランジスタと 巨大磁気抵抗薄膜を含む抵抗素子とを組み合わせたメモ リセル (1 T 1 R型:単位セルが1 つのトランジスタと 1つの磁気抵抗素子からなる構造である) が開示されて いる。巨大磁気抵抗薄膜を含むメモリセルは、磁化の方 向によって電気抵抗値が異なる磁気抵抗効果を示す。ま た、特開平6-84347号公報には1T1R型のメモ りにおいて記憶情報を読み出す方法も開示されている。 [0006] tt, 2000 Proc. of In t Solid-State Circuits Co P128では、2つの電界効果型トランジスタ と2つのTMR素子を組み合わせた2T2R型の構成の メモリセルが提案されている。これによれば、2つのT 40 MR素子の抵抗値を相補的に設定することで信号強度を 大きくすることができる。

[0007]

【発明が解決しようとする課題】R. E. Schsuerlein (1998 Proc. of Int NonVolatile Memory Conf. P47) に示されているよなマトリックス型においては、信号強度が小さいため、安定的に記憶情報を検出することが困難である。

【0008】特開平6-84347号公報において開示 50 に水平な磁化を持っている。

された1T1R型のメモリセルは、比較的大きな磁気抵抗変化を示すトンネル磁気抵抗素子(TMR(Tunn el Mag aneto Resistanca)素子)を用いた場合でも、0.3 V程度の印加電圧による抵抗値の変化は20~30%以下であり、さらに印加電圧が大きくなると磁気気抵抗変動学が急激に小さくなるため、正常に読み出しを行うことが困難である。また、特限で6-84347号公報に開示された読み出し方法では、TMR素子の抵抗のばらつきやトランジスタのオン時の抵抗のばらつきなどの影響を抵減させるために、きわめて大きな磁気抵抗比が必要となる。

【0009】また、2000 Proc. of Int Solid-State Circuits Conf. Pl28で提案された2T2R型の構成では1T1R型と比較してセル面積が2体程度と大きくなる。【0010】上配したように、強磁性体の磁化方向を選択することで磁気抵抗値を可変とした可変抵抗器を用いた1T1R型MRAMにおいて、セル面積を小さくすることと、安定的に動作させることとを両立させることは20 困難である。

【0011】本発明は、このような従来の技術が有する 未解決の課題を解決するべくなされたものであり、1T 1R型MRAMにおいてセル面積が小さく、かつ、配修 した情報を安定的に検出できるメモリ構造およびその駆動方法を提供することを目的としている。

[0012]

【日明祖を解決するための手段】上記目的を達成するために、本発明の方法は、磁性体からなり、磁化の向きにより情報を記憶するハード層、非磁性層、ハード層より保 30 破力が小さな磁性体からなるソフト層を有する可変抵抗器を備えた強磁性体メモリからの情報再生方法において、先ず、ソフト層を切別化すると共に可変抵抗器の抵抗値を検出、保持し、次いで、ソフト層の磁化を反転させ、そのとき検出された可要抵抗器の抵抗値と保持しておいた抵抗値とを比較し、抵抗値の増減によりハード層に記憶された情報を再生する。

【0013】したがって、ソフト層の磁化方向を反転させて可変抵抗器の抵抗値を変化させ、保持された反転前の抵抗値を変化させ、保持された反転前の抵抗値の差からハード層に記憶された情報を読み取るので、記憶された情報を保持したままで正確に読み取ることができ、読み出し動作の後に再書き込みを行う必要がない。

【0014】本発明の実施態様によれば、非磁性層は、 絶縁体である。

【0015】また、非磁性層は、導電体であってもよ

【0016】本発明の実施態様によれば、磁性体は膜面 に対し垂直な磁化を持っている。

【0017】本発明の実施修様によれば、磁性体は膜面 なななななななななななないる。 (4)

[0018]また、本発明の強磁性体メモリは、磁性体からなり、磁化の向きにより情報を配信するハード層、非磁性層、ハード層より保磁力が小さな磁性体からなるソフト層を有する可変抵抗器と、ソフト層の磁化を初期化し、また、初期化状態から反転させる磁界発生手段と、初期化状態における抵抗値を保持する保持回路と、反転後の可変抵抗器や抵抗値と保持回路に保持された抵抗値とと比較し、再生信号を出力する信号検出回路とを有することを特徴とする。

【0019】したがって、磁化発生手段によりソフト層 10 を初期化した状態における可変抵抗器の抵抗菌を保持回路で保持し、磁化発生手段でソフト層の磁化方向を反転させて可変抵抗器の抵抗値を変化させ、信号検出回路で反転の前後の抵抗値からハード層に記憶された情報を読み取るので、記憶された情報を保持したままで正確に読み取ることができ、読み出し動作の後に再書き込みを行う必要がない。

【0020】本発明の実施態様によれば、互いに平行な 複数のビット線と、互いに平行で前記ピット線に直交す る複数のワード線と、半導体基板上に形成され制御端子 20 が近稜するワード線に接続され、一方の端子が接地され たスイッチング素子とを備え、可変抵抗器とスイッチン グ素子はビット線とワード線の各交点に対応して設けら れ、可変抵抗器の一方の端子はスイッチング索子の他方 の端子に接続され、他方の場子は五後であるというに接続されていることを特徴とする。

【0021】本発明の実施態様によれば、信号検出回路 及び保持回路はビット線毎に設けられている。

[0022] 本発明の実施態様によれば、信号検出回路はセンスアンプを含み、センスアンプの2つの入力端子 30の一方に初期化状態におけるビット線の電位を入力し、他方に反転後のビット線の電位を入力し、2つの入力端子の電位を比較することで情報を検出する。

[0023] 本発明の実施態様によれば、保持回路はコンデンサであり、センスアンプの2つの入り端子のうちの少なくとも初期化状態におけるビット線の電位が入力される方と接触電位との間に設けられている。

【0024】したがって、コンデンサでセンスアンプの 入力を安定させることができるので、情報をより正確に 読み取ることができる。

[0025] 本発明の実施態様によれば、センスアンプの他方の入力端子と設置語位との間にもコンデンサが設けられている。

【0026】したがって、コンデンサでセンスアンプの 他方の入力を安定させることができるので、情報をより 正確に読み取ることができる。

【0027】本発明の実施態様によれば、コンデンサの 容量は、センスアンプの配線の寄生容量より大きい。

[0028] 本発明の実施態線によれば、スイッチング 1, C22, C23, C31, C32, C33は、電射素子は、電界効果トランジスタであり、ゲート端子を制 50 効果型トランジスタT12, T13, T21, T22,

御端子、ソース端子をスイッチング素子の一方の端子、 ドレイン端子をスイッチング素子の他方の端子としてい ス

【0029】本発明の実施態様によれば、スイッチング 泰子は薄膜トランジスタである。

【0030】本発明の実施機様によれば、半導体基板は シリコン単結晶基板である。

【0031】本発明の実施態様によれば、非磁性層は、 絶縁体である。

10 【0032】また、非磁性層は、導電体であってもよい。

。 【0033】本発明の実施態様によれば、磁性体は膜面

に対し垂直な磁化を持っている。 【0034】本発明の実施態様によれば、磁性体は膜面 に水平な磁化を持っている。

[0035] 本発明の実施能様によれば、ワード験に平 行に設けられた複数の音を込み線を有し、磁界発生手段 は要素とみ線に電流を流すことにより所望の可変抵抗器 に対して磁界を印加する。

[0036]

【発明の実施の形態】本発明の実施の形態について図面を参照して詳細に説明する。

【0037】図1は、本発明の一実施形態の強磁性体メモリの構成を示す回路構成図である。

【0038】本実施形態の抜磁性体メモリは、3×3のマトリクス状に配置されたメモリセルC11, C12, C13, C21, C22, C23, C31, C32, C35, C31, C32, C3と、ワード線WL1, 2, 3と、ビット線BL1, 2、3と、電界W i t L1, 2, 3と、電界の

30 果型トランジスタTWL1, 2, 3、TWL1', 2', 3'、Tb1, 2, 3、Tb10, 20, 30、 Tb11, 21, 31と、センスアンプSA1, 2, 3 を有している。

【0039】ビット線BL1, 2, 3は互いに平行に配置されている。

【0040】ワード線WL1,2,3は互いに平行であり、ビット線BL1,2,3と交差して配置されてい

【0041】書き込み線WritL1, 2, 3は、ワー の ド線WL1, 2, 3と同様に、互いに平行でありビット 線BL1, 2, 3と交差して配置されている。

【0042】メモリセルC11は、電界効果型トランジスタT11と、強磁性体の磁化方向を選択することにより電気抵抗値を可変とした可変抵抗器として機能するTMR票子r11とを有しており、電界効果型トランジスタT11のドレインとTMR票子r11の一方の端子が接続されている。

【0043】同様に、メモリセルC12, C13, C2 1, C22, C23, C31, C32, C33は、電界 T 2 3, T 3 1, T 3 2, T 3 3 と、対応するTMR 素 チェ 1 2, r 1 3, r 2 1, r 2 2, r 2 3, r 3 1, r 3 2, r 3 3 とがそれぞれ接続された標成である。 [0 0 4 4 1 電界効果型トランジスタT 1 1, T 2 1, T 3 1 のゲート端子はワード線収し1に接続されており、ソース端子は接地されている。同様に、電界効果型トランジスタT 1 2, T 2 2 のゲート端子はワード線収し2に接続され、電界効果型トランジスタT 1 3, T 2 3, T 3 3 のゲート端子はアード線収し3に接続され、電界効果型トランジスタT 1 3, T 2 3, T 3 3 のゲート端子はアード線収し3に接続されており、ソース端子は接地されている。

【0045】また、TMR業子r11, r12, r13 の他方の端子はビクト線BL1に接続されている。同様に、TMR業子r21, r22, r23の他方の端子はビクト線BL2に接続され、TMR菓子r31, r3
2, r33の他方の端子はビクト線BL3に接続されて

いる。
[0046] 電界効果型トランジスタTWL1, 2, 3、TWL1', 2', 3' はスイッチング素子であり、対応する電界効果型トランジスタ同士(例えば、TWL1とTWL1') が同時にオンすると対応する書き 20 込み線(例えば、WTiL11)に電流が流れる。
[0047] 電界効果型トランジスタTb1, 2, 3 は、オンするとそれぞれ対応するだとり熱BL1, 2, 3に電圧 Voo を印加するスイッチング素子である。
[0048] 電界効果型トランジスタTb1, 0, 20, 30は、オンするとそれぞれ対応するセンスアンプSA1, SA2, SA3の一方の入力端子にビット線BL1, 2, 3の電圧レベルを入力するスイッチング業子である。

[0049] 電界効果型トランジスタTb11,21,31は、オンするとそれぞれ対応するセンスアンプSA1、SA2、SA3の他方の入力端子にビット線BL1、2、3の電圧レベルを入力するスイッチング素子である。

[0050] センスアンプSA1, SA2, SA3は、 2つの入力電圧のレベルを比較した結果により"1"ま たは"0"を出力する信号検出回路である。

【0051】なお、各センスアンブの各入力端子と電界効果型トランジスクTb10、11、20、21、30、31の間には、図8で示すように入力電圧レベルを 40 保持する、センスアンブSA1、SA2、SA3の配線の客生容量より大きな容量のコンデンサが設けられている。このコンデンサの概能は2つあり、ひとつは後述される認み出し動作において、ソフト層の磁化の反転前後の入力電圧レベルをセンスアンブSA1、SA2、SA3で比較可能とするために反転前の入力電圧レベルを反転後の入力電圧レベルが検出されるまで保持する機能である。2つ助は、センスアンブSA1、SA2、SA3の入力電圧を記練の寄生容量に比較して大きれ容量で保持することにより、センスアンブ駆動時などに発生する 50

ノイズの影響を受けにくくし、ノイズに強い読み出しを 可能とする機能である。また、このコンデンサはセンス アンプSA1、SA2、SA3の各入力端子のうち、ソ フト層の磁化の反転前の電圧レベルが入力される入力端 子側だけに設けられていても構わない。

【0052】強磁性体メモリへの情報の書き込みは、所 望のビット線および書込み線の両方に電流を流すことで 行われる。また、読み出しは、センスアンプに接続され たペアの電界効果トランジスタ(例えば、Tb10とT 10 b11)を切り替えてオンして、そのときのビット線の 電圧変動をセンスアンプで検知することで行われる。 【0053】これらの回路は半導体基板上に形成されている。

10054] 図2は、水平磁化(a) および垂直磁化(b) の場合のTMR素子の磁化の一例を説明するための説明図である。水平磁化とは強磁性体膜面に対して水平に磁化することをいい、東直磁化とは強磁性体膜面に対して垂直に磁化することをいう。そして何れの場合も、強磁性体膜の磁化は延線に流れる電流によって誘起された磁場によって反転する。本実施形態では水平磁化あいは垂直磁化のいずれを用いてもよい。

【0055】図2を参照すると、TMR素子は水平磁化、垂直磁化のいずれの場合でも、大きな保磁力を持つ 強磁性体膜(ハード層)16と、それより小さい保磁力 を持つ強磁性体膜(ソフト層)18によってトンネル機 緑膜17が挟まれた構造であり、ハード層16とソフト 層17の磁化方向が平行かつ同一方向である場合(以下、平行と称する)と、平行かつ反対方向である場合 (以下、反平行と称する)とで流れるトンネル電流量が 大きく異なり、TMR菓子の抵抗値が異なる。

【0056】配値を保持するための層としてはハード層 16が用られる。配億した情報を書き換えときはハー ド層16の磁化方向を変更する。このため、情報の番き 換えには比較的大きな外部磁場を必要とし、本実施形態 では書き込み線(Writel)とピット線(BL)両 方に書き込み線(Writel)とピット線(BL)両 方に書き込み電流を流し、その交点に記ける合成磁場に よりハード層16の磁化方向を決定する。一方、ソフト 層17は保磁力が小さく、情報の配億を長時間に渡り保 証できなくてもよく、読み出し動作時に比較的小さな外 部磁場により磁化が反射でする。読み出し時にソアト層 7の磁化を反転させてもハード層16の磁化は反転しな

[0057] 例えば、ハード層16およびソフト層17 の強磁性体膜には金属材料や含金などが用いられ、トンネル絶縁膜18にはA120のような酸化物絶縁材料が用いられることが多い。一般に、TMR来子は反平行のとき抵抗値が大きく、平行のとき抵抗値が小さい。
[0058] 水平磁化(図2(a))の場合、図3のよ

うに書き込み配線9をTMR楽子12の下に配置し、書 50 き込み電流により誘起された磁場がTMR楽子12に対 1. て水平となるようにする。

【0059】これに対して、垂直磁化(図2(b))の場合は、TMR素子に寄き込み磁場を垂直にかける必要があるため、TMR素子の横に書き込み配線を配置する構造となる。

0

【0060】本発明における電界効果型トランジスタは スイッチング索子の一例であり、スイッチング回路は回 路のオン、オフを電気信号により選択できる薬子であ り、電界効果型トランジスタの他に薄膜トランジスタ (TFT; Thin FilmTransistor) などが使用可能である。

【0061】本実施形態における半導体基板は、例えば、シリコン、ゲルマニウム、ガリウム、インジウム、ダイヤモンドなど半算体物性を持つ材料を主原料とし、これらを単体または混合、結晶化、不純物混入するなどをしたものである。

【0062】次に、本実施形態の強磁性体メモリの動作について説明する。

【0063】まず、一例としてTMR寮子r22に情報を書き込む場合の動作について説明する。

【0064】図4に示すように、書き込み線Writt 2とビット線BL2に電流を流し、誘起された磁場によってTMR業子r22のハード層の磁化方向が決まる。 このハード層の磁化の方向によって「"または"0" の情報がTMR業子r22に配憶される。

【0065】次に、TMR案子r22に書き込まれた情報を読み出すときの動作について説明する。

【0066】まず、図5(a)に示すように、套き込み 線WriteL2に電流を流し、所定の方向にフト層 を磁化させる。これによりソフト層の磁化方向は初期化 30 されるが、套き込み時に比べて磁場が小さいためハード 層の磁化方向は変化しない。ここでは一例として、初期 化された状態においてTMR来子r22の磁化状態が反 平行であり、抵抗が大きい状態であるとする。

[0067] 次に、図5(b)に示すように、ワード線WL2の電圧を上げて電界効果型トランジスタT02をオンし、電界効果型トランジスタT02をオンし、電界効果型トランジスタT020を流す。このとき、電界効果型トランジスタT020を表すしてセンスアンブ5A2の一方の端子に電圧を入力し、コンデンサ40で電位を保持する。この操作でビット線BL2上のA点の電圧がセンスアンブ5A2の一方の端子に入力される。このときビット線BL2に接続された他のTMR素子r21、r23に電流が流れないようにワード線WL1、WL3を接触する。

【0068】次に、図6 (c) に示すように、書き込み 線WriteL2に初別化の際 (図5 (a)) とは逆方 向に電流を流し、ソフト層の磁化方向を反転させる。こ の結果、TMR泰子r22 は平行に磁化されたことにな り、抵抗値は小さくなる。 【0069】次に、図6 (d) に示すように、ワード線WL2の電圧を上げて電外効果型トランジスタT22をオンし、電界効果型トランジスタT22をオンして、ビット線BL2を経由してTMR素子F22に電流を流っこのとき図5 (b) と異なり、Tb21をオンにしてセンスアンプSA2の他方の端子に電圧を入力し、コンデンサで電位を保持する。この操作でピット線BL2上のA点の電圧がセンスアンプSA2の他方の入力端子に入力される。

p [0070] この結果センスアンプSA2は、一方の入 カ端子 (T b 2側) に比べて他方の入力端子 (T b 2 0 側) に高い電圧が入力されることとなり、両者の電圧を 比較した結果、例えば"1"を出力する。

[0071] 図7は、本実施形態の強磁性体メモリの上 記した情報の読み出し動作を示すタイミングチャートで ある。

[0072] 図7を参照すると、ワード線WL1~WL 3の電位変化、電界効果型トランジスタTb20,21 のゲート電極電位およびA点の電位変化が示されてい

る。 電界効果トランジスタTb 20、21はそれぞれの ゲート電極電位が "Hi" のときにオン状態となる。ま た、破化反転前後のA点の電圧整ムVがセンスアンプS A 2が検知すべき信号となる。ここでは、センスアンプ SA 2は電圧差ムVを検出して "1" を出力するが、ハード層に配憶された磁化方向が上記とは逆方向であった 場合、A点の信号は点線のようになりセンスアンプSA 2の出力は "0" となる。

【0073】すなわち、本実施形態における読み出し動作は、ソフト層の強磁性体の磁化方向が反転する前のA点の確位を保持し、その億位と反転した後のA点の確位を使われた方向が反転する前後の磁気抵抗値を得るという動作を含む点に特徴の一つがある。そのためにソフト層の磁化方向をあらかじめ確定しておくことが望ましく、読み出し動作のはじめに、ソフト層の磁化方向を特定の方向に初期化している。

【0074】図8には上述したコンデンサの具体的な配 度を示す。コンデンサは、センスアンプSA1,2,3 の各入力端子と接地電位の間に配置され、ソフト層17 の磁化方向が反転する前後のA点の電位により充電され る。

【0075】本実施形態における読み出し動作によれ ば、ソフト局の磁化方向を反転させて可変抵抗線の電気 抵抗値を変化させ、保持された反転前のA点の電位(抵 抗値)と反転線のA点の電位(抵抗値)の差からハード 房に記憶された情報を認み取るので、記憶された情報を 保持したままで正確に認み取ることができ、読み出し動 作の後に再告き込みを行う必要がない。また、ノイズに 強い読み出しが可能となる。したがって、簡単な構造と 動作で正確に情報を読み出すことが可能となる。これは 50 本発明の大きな特徴の一つである。

-6-

【0076】次に、本実施形態の強磁性体メモリの具体 側を示す。

(第1の具体例)第1の具体例では、トンネル総接機を 2つの強磁性体環膜で挟んだ構造をもつTMR 寮子を、 接触性体の選化方向を変更可能に選択することで電気抵 抗値を可変とした可整抵抗器として用いたものである。 [0077] ここでは可変抵抗器と「TMR層) は保障力 の大きいハード層と、それよりも保健力の小さいソフト 層によってトンネルを機能を挟んだ構造であり、図3 (a)のように水平能化するものである。TMR層は、10

(a) のように水平磁化するものである。TMR層はハード層とソフト層の磁化方向が平行の場合と反平行の場合で抵抗値が異なる。そして、この磁化方向は外部から 磁場を与えない限り持続されるため不得発性メモリを実 現できる。

[0078]まず、第1の具体例のメモリの試作工程について説明する。

【0079】図9に示すように、p型シリコン基板19 上に、SiO1からなる埋め込み型素子分離領域33 と、スイッチング素子として機能する電界効果型トランジスタのドレインおよびソースとなるn型拡散領域21 およびn型拡散領域20、SiO2ゲート絶縁膜22と ポリシリコンゲート電極23を形成する。

【0080】また、Co/Al2O3/NiFeの積燥構造のTMR層30を用い、これをTiNローカル配線2 8を介して、電界効果型トランジスタのドレインに接続 するとともに、Ti/AlSiCu/Tiで構成された ビット線31に接続する。

[0081] なお、TMR層30を水平磁化させるため に審き込み線27はTMR層30の下部に設けられてい る。

【0082】このような構造のメモリを0.5μmルール (最小可能寸法が0.5μm) で設計し、3×3個のセルを有するテストサンブルをマトリックス状に作製し

【0083】また、センスアンプSA1, 2, 3を周辺 回路として作製した。センスアンプSA1, 2, 3の入 力端子と接地電位の間には5pF程度のコンデンサを接 終した。

【0084】外部から0V、3.3Vのバルス信号を入力し、差動動作させた結果、ピット線に約±20mVの40 電位差(図7のΔVに相当する)が観測された。このこから、正常に読み出し動作が行われたことを確認できた。また、ピット線と書き込み銀に書き込み電流を流すことで、読み出し動作を行うと AVで示される符号が変化し、正常に書き込み動作が行われたことを確認できた。

(第2の具体例)第1の具体例と同様な飲作工程により、図10に示すようなメモリセルを試作した。第1の具体例と異なる点は、GdFe/Co/A120J/Co/GdFe視層膜からなるTMR層34が形成されてお 50

り、杏き込み線27をTMR層34の機に設けて垂直磁化させる構造を採った点である。

【0085】このメモリセルについて、第1の具体例と 同様の動作試験を行った結果、読み出し、杳き込みとも 正常に動作することが確認できた。

[0086]

(7)

[発明の効果] 本発明によれば、記憶された情報を保持 したままで正確に認み取ることができ、小さいセル面積 の1丁1R型MRAMにおいて、安定的に情報を読み出 すことができる。

【図面の簡単な説明】

【図1】本発明の一実施形態の強磁性体メモリの構成を 示す回路構成図である。

【図2】水平磁化 (a) および垂直磁化 (b) の場合の TMR素子の磁化の一例を説明するための説明図であ る。

【図3】書き込み配線をTMR素子の下に配置したメモ リ構造の一例を示す断面図である。

【図5】 書き込み線に電流を流して所定の方向にソフト 層を磁化させる動作(a) およびワード線の電界効果型 トランジスタとピット線の電界効果型トランジスタをオ ンしてTMR業子に電流を流す動作(b)を説明するた めの餞明閲である。

【図6】ソフト層の磁化方向を反転させる動作(c) お よびワード線の電界効果型トランジスタとビット線の電 界効果型トランジスタをオンしてTMR系子に電流を流 す動作(d)を説明するための説明図。

30 【図7】本実施形態の強磁性体メモリの読み出し動作を 示すタイミングチャートである。


[図8] センスアンプの入力端子に充電用のコンデンサを設けた場合の構成を示す回路図である。


【図9】第1の具体例のメモリ構造を示す断面図であ

【図10】第2の具体例のメモリ構造を示す断面図である。


【符号の説明】

- 1 半導体基板
- 2 ソース
- ドレイン
 ゲート絶縁膜
- 5 ゲート電極
- 6 コンタクトプラグ
- 7 コンタクトプラグ
- R 接地線
- 9 書き込み配線
- 10 ローカル配線
- 11 可変抵抗器下部電極
- i0 12 可変抵抗器









フロントページの続き

(51) Int. Cl. 7 HO1L 43/08 識別記号

FI HO1L 27/10 テーマコード(参考)

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

	☐ BLACK BORDERS
	☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
	☐ FADED TEXT OR DRAWING
/	blurred or illegible text or drawing
	☐ SKEWED/SLANTED IMAGES
/	COLOR OR BLACK AND WHITE PHOTOGRAPHS
	☐ GRAY SCALE DOCUMENTS
	☐ LINES OR MARKS ON ORIGINAL DOCUMENT
	lacksquare reference(s) or exhibit(s) submitted are poor quality
	Потивъ

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.